華為近日發表全球半導體領域新原則「韜(τ)定律」的消息，引發業內高度關注。華為公司副董事長、輪值董事長徐直軍表示，「韜定律」不可能只靠一家公司完成。

「韜」是希臘字母τ(tau)的漢語音譯。在電路理論中，τ代表時間常數，即信號從一種狀態切換到另一種狀態所需的時間。τ越小，電路切換越快。

1965年以來，西方提出的摩爾定律被業內奉為圭臬，但如今面臨電晶體幾何縮微放緩、成本紅利消退等挑戰。

「韜定律」提出以「時間縮微」替代摩爾定律的「幾何縮微」，為業界跨越傳統工藝路徑局限指出一條新路。這條路不再依賴於把電晶體「做小」，而是轉向「做快」，通過邏輯摺疊等創新技術，壓縮信號在晶片各層級中的傳播時間，進而造出有競爭力的晶片。

不過，摩爾定律從1965年提出到成為行業共識，經過了幾十年的反覆驗證；「韜定律」則仍面臨一些瓶頸。有業內人士稱，邏輯摺疊目前最大的瓶頸仍在EDA（Electronic Design Automation是指用來設計電子系統的一系列工具，如積體電路和印刷電路板）工具。

徐直軍表示，「韜定律」不可能只靠一家公司完成。華為選擇此時公開發佈「韜定律」的主要原因，就是希望整個產業界參與進來。從學術界到EDA廠商到設計公司，大家共同來做，最終沿着這條路向前走，可能就走出了中國半導體的另外一條路。

據介紹，基於「韜定律」，華為在過去六年時間裏已成功設計並量產了381款晶片，廣泛覆蓋了千行百業的需求。其中，將於2026年秋季面世的麒麟晶片，率先採用邏輯摺疊技術，性能大幅提升。華為預計，到2031年，基於「韜定律」的高端晶片電晶體密度將達到1.4納米製程的同等水平。

【本文獲《觀察者網》授權刊載。】