6月5日，一家深圳光晶片公司收到了一台新設備。它來自一家國產設備廠商璞璘科技，體積不小，但處理的是納米級的圖案。全程不使用DUV光刻機，單片成本號稱是傳統方案的十分之一。這不是圖紙，也不是樣機測試。客戶付了錢，收了貨，準備替換產線上本應存在的那台進口光刻機。

納米壓印光刻的原理用一句話就能說清楚：不投射光線，直接壓印。把電路圖案刻在一塊模板上，像蓋章一樣壓到晶圓上，圖案就完成了轉移。聽起來簡單，但這項技術的產業化推進速度，遠比人們在PPT里看到的要慢得多。

納米壓印誕生於1995年，由華裔科學家周郁在普林斯頓大學首次提出。三十年來，行業主流始終圍繞它做減法，覺得它總差了最後一步：套刻精度不如光刻，模板容易壞，污染物防不住。儲存在實驗室里的樣機和論文，始終變不成產線上穩定運轉的設備。

如果只是門檻高，倒也罷了。更麻煩的是，在很長一段時間裏它根本找不到自己的位置。先進邏輯晶片需要幾十層套刻，每一層都對準上一層的納米級坐標，納米壓印的物理接觸式對準，天然達不到EUV那種光學對準的精度。

存儲晶片倒是更寬容，套刻要求沒那麼嚴苛，而且3D NAND的垂直堆疊結構天然適合壓印，但即便如此，此前也僅限於三星等少數廠家的內部驗證。據賽迪顧問報告，三星電子早在2020年就將納米壓印技術應用於176層3D NAND閃存的量產。

主流產線為什麼不願大規模採用？歸根結底一個原因：換技術路線這件事，從來不是技術對比，而是風險評估。光刻路線雖然貴，但我知道問題出在哪，知道找誰修。納米壓印呢？誰負責？

真正的納米壓印在市場預期層面被重新評估的，是佳能的FPA-1200NZ2C設備。該機型同機台套刻精度m+3σ已做到1.8nm，綜合成本比EUV降低43%至59%。更具指標意義的是，佳能將AI目標檢測算法應用到NIL後缺陷自動檢測中，實現全晶圓100%檢測，單晶圓檢測時間從80小時壓縮到1小時，漏檢率從3%降至0.7%，這項功能已正式用在了量產產線的質檢環節。

至此，佳能NIL正式進入高量產階段。SK海力士引進了該設備用於3D NAND閃存量產的測試與研發，美光科技也表示計劃率先支持佳能的納米印刷技術，用來降低生產DRAM的單層成本。存儲晶片領域的可行性，已經走完了主流大廠的驗證。

但即便如此，在手機處理器這類邏輯晶片領域，納米壓印目前還難以叩開大門。一台CPU需要幾十層曝光和套刻，一個納米級的錯位就足以報廢整顆晶片。納米壓印的接觸式過程，稍有不慎就會引入顆粒缺陷，邏輯晶片對缺陷的敏感度又比存儲晶片高一個數量級，因為存儲晶片裏的冗餘設計可以容忍一定比例的有缺陷存儲單元。所以納米壓印目前在先進邏輯晶片領域更多的是一個期待——而不是一個已經發生的現實。

真正將納米壓印推向賽道的另一股力量，是日本正在進行的產業佈局。

在日本，納米壓印被定位為後EUV時代的補充技術。眾所周知，日本在光學光刻領域曾經是全球霸主，尼康和佳能一度拿下全球過半份額，後來被ASML憑藉浸沒式光刻和EUV路線徹底甩開。佳能這些年選擇納米壓印作為反攻路線，背後的地緣產業邏輯不言而喻。另一家日本巨頭大日本印刷（DNP）則扮演了關鍵角色。DNP宣佈成功開發出電路線寬僅10nm的納米壓印光刻模板，可用於相當於1.4納米等級的邏輯半導體電路圖形化。

整個模板使用雙重圖形化等技術製作，此前這套方案無法支持2納米以下的先進制程，DNP通過優化材料篩選和調整製程設置突破了瓶頸。他們計劃在2027年實現量產，目標在2030財年將納米壓印相關業務的營收提升至40億日元。佳能也從2024年開始向英特爾參與德克薩斯州電子研究所首次提供納米壓印裝置。這實際上是在美國的技術本土化生態中提前佔位。

當然，日本方面還需要面對一個無法迴避的變量：出口管制。日本政府自2023年起陸續出台半導體設備出口管制措施，2026年3月又進一步將管控品類從23類擴充到37類，涵蓋光刻機、薄膜沉積設備、刻蝕設備等關鍵環節。雖然目前納米壓印設備尚未被單獨列入最嚴管控清單，但誰能保證它在不被盯上的行列里長期保持隱身狀態？這也解釋了為什麼國內產業必須走自己的路。

回到力策科技接收璞璘科技設備這件事。它真正的意義未必是某項指標多漂亮，而是——這個事件第一次在國內實實在在回答了「納米壓印能替代DUV嗎」這個問題。不是靠推測，不是靠行業報告裏的預判，而是在一條真實的光晶片產線上，用一批交付出貨的晶圓來回答的。真正讓這件事從「新聞」變成「節點」的，是它的經濟賬跑通了。將單片製造成本壓到DUV的十分之一，這不是實驗室理想條件下的理論極限，而是量產條件下的現實數據。

不過，經濟賬跑通不等於技術路線的所有障礙都消除了。納米壓印在產線推廣中真正的考驗，往往不在物理指標的漂亮，而在工藝鏈條的整體穩定性。模具壽命始終是最大的隱形天花板。納米壓印是1:1接觸式複製，模板上哪怕只有20nm的缺陷，轉移到晶圓上就是20nm的缺陷——而不是光學光刻系統4:1縮小的5nm等效缺陷。每次壓印都會對模板造成物理磨損，配合材料配方的匹配度影響殘膠殘留情況，導致模板老化速度難以建立可預測的壽命模型。

在DUV光刻線上，我可以預測一片Mask用多久需要更換；在納米壓印線上，模具壽命至今仍然是一個需要工藝工程師反覆試錯的經驗值。這種不確定性在批量生產中是非常致命的。一旦某個批次的模板壽命提前耗盡，影響的不是幾片晶圓，而是整批次生產計劃和交付節點。

所以，納米壓印目前表現最穩的領域，恰恰是殘膠容忍度更高、套刻複雜度更低的應用場景，比如光晶片、傳感晶片和AR/VR衍射光波導領域。在這些領域，工藝層數通常不超過十層，甚至只有三四層，物理接觸帶來的累積誤差風險遠低於幾十層疊加的邏輯晶片。

這正是國內玩家們的機會所在。而且有意思的是，國內市場已經開始在這個鏈條的不同位置上生長出各自的分工格局。

璞璘科技採取的是全鏈條佈局。它同時掌握氣壓式、輥壓式和步進式三種核心壓印工藝，並自主研發了配套的壓印膠材料體系。從設備交付到工藝參數調試再到材料適配，客戶基本上可以拿到一個相對完整的解決方案，而不是買完設備發現自己還得再花兩年摸索模具怎麼配、膠怎麼調。

2025年8月，璞璘率先交付了中國首台半導體級步進式納米壓印光刻系統PL-SR；到2026年6月，PL-AS又完成了從設備突破到工藝替代的進階。這意味着從研發驗證到規模化量產，璞璘已經跑通了一個產品系列。

青島天仁微納走的是一條更聚焦的路線。如果僅按出貨量來看，天仁微納在國內壓印設備市場的份額相當可觀。他們專注於半導體級紫外納米壓印設備，尤其在AR/VR光波導和生物晶片領域積累了大量客戶，中國科學院上海光學精密機械研究所等多家科研機構和產業客戶都選擇了他們的設備。據公開信息顯示，天仁微納擁有年產30台的納米壓印設備產能，設備精度可達5nm以下，單次轉印效率提升300%，能耗降低70%以上。

蘇大維格的模式則有些不同。它的納米壓印業務是「自產自用」邏輯。蘇大維格自己生產激光直寫光刻設備，自製微納結構模具，然後用自家的納米壓印設備在PET薄膜、PC薄膜等基材上形成微納結構，最終產出AR光波導、防偽光學元件等產品。這種佈局的好處在於，設備端和產品端的需求信息可以無縫傳導，迭代速度快於純設備商模式。不過在光波導的量產方面，蘇大維格目前相對謹慎，表示相關產品「暫未量產」，這對投資者來說是一個需要持續關注的信號。

除了這三家頭部玩家，國內納米壓印生態還在不斷延伸。杭州慕德微納成功開發了針對SiC光波導的納米壓印剝離工藝，西湖大學仇旻實驗室在此基礎上實現了4英寸晶圓級SiC AR衍射光波導的量產製造。魔飛光電則宣稱已將壓印周期控制在2分鐘以內，良率有望衝擊95%。

2026年的6月，納米壓印走到了一個有趣的節點。一邊是日本在快速布署1.4nm模板、擴建佳能工廠產能；另一邊是國內以璞璘科技為代表的新一代設備商完成了從研發突破到量產替代的轉身。賽迪顧問的數據顯示，2026年全球納米壓印市場規模有望達到33億美元，2021至2026年的年複合增長率達17.74%。但這還不是最值得關注的變化。

真正讓這屆參與者感到興奮的變化是：在光晶片製造領域，納米壓印的角色正在被悄悄重寫。它不再是一個為了繞過光刻而存在的備選方案，而是開始被當作比光刻更具成本優勢的首選方案來用。從備胎到首發，角色變了，但考驗才剛開始。

而對於整個中國半導體裝備產業來說，納米壓印的意義可能不在於它能多快取代EUV。至少在未來可見的時間窗口內，EUV在先進邏輯晶片領域的主導地位都不會被動搖。

真正重要的是，在國內晶圓廠長期受制於光刻機進口的背景下，納米壓印至少提供了一個「做得起、拿得到」的現實選項。這個選項已經交付到了力策科技的產線上，接下來就看它能跑多遠了。

本文獲《觀察者網》授權轉載。