綜合《人民日報》《新華社》報道，5月25日，華為公司董事、半導體業務部總裁何庭波發表了「韜（τ）定律」。據介紹，此前華為已經基於該定律成功設計並量產了381款晶片。

今年秋季，華為將發佈新的麒麟手機晶片，完整採用邏輯摺疊技術，相關性能將大幅提升。而預計到2031年，基於韜（τ）定律的高端晶片電晶體密度將達到1.4nm製程的同等水平。

韜（τ）定律是什麼？

據報道，「韜定律」提出以「時間縮微」替代「幾何縮微」，以系統性降低時間常數（韜τ）為目標，通過邏輯摺疊等創新技術，持續壓縮信號傳播時延，不斷提升電晶體密度，實現半導體與電子系統的持續演進。

納米是用來表示晶片上電晶體尺寸的計量單位。電晶體越小，晶片上就能容納越多的電晶體，進而提升晶片的效能。

面對摩爾定律面臨的難題，華為華為創新性地提出了「邏輯摺疊(LogicFolding)」等核心技術，構建了一個貫穿器件、電路、晶片到系統層面的多層級協同優化體系。該體系以系統性降低時間常數τ為目標，旨在驅動各層級性能、能效、電晶體密度的持續提升。

料5年後高端晶片達1.4nm製程同等水平

何庭波詳細講解了華為如何把韜(τ)定律應用到智能手機和AI計算領域的實踐，基於該定律，華為過去六年已成功設計並量產了381款晶片。

今年秋季，華為將發佈新的麒麟手機晶片，完整採用邏輯摺疊技術，大幅提升相關性能。何庭波介紹，「麒麟2026」手機晶片是邏輯摺疊技術的首次成功實施，「我們取得了一系列僅靠先進制程工藝難以取得的進步。」

何庭波表示，預計到2031年，基於韜(τ)定律的高端晶片電晶體密度將達到1.4納米製程的同等水平。「未來十年，我們會持續走向全面摺疊，甚至走向更多層的摺疊，持續優化從器件、電路，到晶片和系統的全棧性能。」何庭波說，2026到2035年，隨着大量探索性的技術逐步產品化，電晶體的密度將持續提升，工作頻率將持續增長，將持續推出性能卓越的手機晶片。「我們的解決方案走得通，走得遠。我們新晶片的性能完全可以持續對標另外一條路徑。」

或打破業界共識

根據《彭博社》報道，目前台積電的產能與華為及中芯國際的產能之間存在約5年的差距，而台積電此前曾表示將於2028年開始量產1.4納米製程的產品。

如果華為能夠大規模生產1.4nm半導體，那就意味着它打破了業界普遍的共識，即ASML的先進極紫外光刻設備是量產5nm或更先進晶片的必要條件。